Міністерство освіти І науки України національний університет “Львівська політехніка” Кафедра еом Курсова робота на тему ПрОЕКТУВАННЯ ПРОТОТИПУ СКАЛЯРНОГО risc-КОМП’ЮТЕРА Виконав: студент гр. КІ-3 Прийняв: Львів 2004р. Анотація Наприкінці 70-х років ідея побудови комп'ютера з обмеженим набором команд виявилася у фокусі уваги фахівців практично всіх найбільших наукових центрів світу, однак найбільшу популярність одержали результати досліджень, проведених Дэвидом Паттерсоном (David Patterson) і Карло Секуином (Carlo Sequin) у Каліфорнійському університеті Беркли, Джоном Куком (John Сосke) у Дослідницьких Лабораторіях IBM (IBM Research Labs) і групою вчених Стэндфордского університету. Спочатку Джон Кук за допомогою експериментального комп'ютера "модель 801" продемонстрував, що використання в програмі тільки найпростіших команд формату "регістр-регістр" (операнды вибираються з оперативних регістрів процесора, і результат операції також записується в регістр) дозволяє підвищити швидкість виконання більшості задач обчислювального типу в 2-3 рази. Потім висновки безлічі груп дослідників були узагальнені у виді правила "80/20", що говорить, що в типовому випадку 80% коду програми використовує всего 20% найпростіших команд "регістр-регістр" повного набору інструкцій CISC. Більш того, Джон Дабберпул (John Dubberpuhl) довів, що видалення із системи команд складних операцій дозволяє зменшити обсяг апаратури процесора (природно, за рахунок скорочення центрального керування) приблизно в 10 разів без відчутного уповільнення виконання задач. Нарешті, Паттерсон і Секуин у проекті RISC, від якого пішло назву всього класу процесорів з подібною архітектурою, сформулювали 4 основних принципи RISC: Будь-яка операція, поза залежністю від її типу, повинна виконуватися за один такт. Система команд повинна містити мінімальну кількість найбільш часто використовуваних найпростіших інструкцій однакової довжини. Операції обробки даних реалізуються тільки у форматі "регістр-регістр". Обмін між оперативними регістрами і пам'яттю (модифікація перемінних у пам'яті) виконується тільки за допомогою команд завантаження/запису. Склад системи команд повинний бути "зручний" для компіляції операторів мов високого рівня. RISC-процесори обов'язково повинні мати конвеєризовані арифметичні пристрої. Cучасні RISC-процесори реалізують близько 150 інструкцій. Але основний закон RISC був і залишається непорушним: обробка даних виконується тільки в рамках реєстрової структури процесора без звертання до пам'яті "усередині" арифметичних і логічних команд. Зміст 1. Вступ.................................................................................................................................4 1.1. Завдання на проектування............................................................................................7 2. Теоретична частина......................................................................................................8 2.1. Структура прототипу скалярного RISC-комп’ютера................................................8 2.2. Формати інструкцій DLX – машини.........................................................................11 2.3. Цикл вибирання інструкції .......................................................................................12 2.4. Цикл декодування інструкції/вибирання операндів з регістрового файлу........................13 2.5. Цикл виконання/визначення ефективної адреси.....................................................14 2.6. Цикл звернення до пам’яті.........................................................................................15 2.7. Цикл зворотнього запису...........................................................................................16 2.8. Опис кеш-пам’яті RISC-комп’ютера........................................................................17 2.8.1. Концепція кеш-пам’яті......................................................................